

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-271659

(43)Date of publication of application: 06.11.1990

(51)Int.CI.

H01L 27/088 H01L 21/316 H01L 27/08 H01L 29/784

(21)Application number: 01-093564

(71)Applicant: FUJITSU LTD

(22)Date of filing:

13.04.1989


(72)Inventor: WATANABE AKIYOSHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form different thickness gate oxide films without causing field oxide film thickness to be decreased by successively removing a non-oxidizing from that on a transistor formation region where a gate oxide film is formed thicker and subjecting the same to thermal oxidization every such removal, and forming a plurality of the transistor formation regions of reduced film thickness.

CONSTITUTION: A field oxide film 5 for defining a plurality of transistor formation regions is formed on a semiconductor substrate 1, and non-oxidizing films 4A, 4B1, 4B2 are successively removed from those on the transistor formation region 8 where a gate oxide film is formed thicker and subjected to thermal oxidation every such removal. Hereby, a plurality of the transistor formation regions each having gate oxide films 9 of reduced thickness are formed successively. Accordingly, there is eliminated an oxide film etching process of removing part of the gate oxide film upon forming the



different thickness gate oxide films 8, 9 on a plurality of the device formation regions on a semiconductor substrate 1. Thus, the field oxide film 5 for inter-device separation is not made thinner by such an etching process, so that any inter-device leakage current is prevented from being generated to make the inter-device complete.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

BEST AVAILABLE COPY

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

平2-271659

®Int.Cl.5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月6日

H 01 L 27/088 21/316 27/08 29/784

3 3 1 A 7735-5F

7735-5F H 01 L 27/08 6810-5F 21/94 8422-5F 29/78

102 C A 301 C

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

半導体装置の製造方法

卸特 顧 平1-93564

②出 顧 平1(1989)4月13日

@発明者 渡辺

秋 好

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

切出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明細 書

1. 発明の名称

半導体装置の製造方法

2.特許請求の範囲

ゲート酸化膜の膜厚の異なる複数の絶縁ゲート型トランジスタが一半導体基板上に併設される半導体装置の製造方法において、

半導体基板上に複数の耐酸化膜パターンを設け 該耐酸化膜パターンをマスクにして選択酸化によ り該複数のトランジスタ形成領域を画定するフィールド酸化膜を形成する工程、

該耐酸化膜を、ゲート酸化膜がより厚く形成されるトランジスタ形成領域上部のものから順次除去してその都度熱酸化を行い、順次薄い膜厚のゲート酸化膜を有する複数のトランジスタ形成領域を形成する工程を有することを特徴とする半導体装置の製造方法。

3.発明の詳細な説明

(概 要)

半導体装置の製造方法、特に一半導体基板上に 異なるゲート酸化膜厚の絶縁ゲート型トランジス タが併設される半導体装置の製造方法に関し、

一半導体基板上の複数の素子形成領域上に、異なる厚さのゲート酸化膜を、素子間を分離するフィールド酸化膜厚の減少を伴わずに形成することを目的とし、

半導体基板上に複数の耐酸化膜パターンを設け 該耐酸化膜パターンをマスクにして選択酸化によ り該複数のトランジスタ形成領域を画定するフィールド酸化膜を形成する工程、該耐酸化膜を、 ゲート酸化膜がより厚く形成されるトランジスタ 形成領域上部のものから順次除去してその都度無 酸化を行い、順次薄い膜厚のゲート酸化膜を有す る複数のトランジスタ形成領域を形成する工程を 含んで構成する。

特開平2-271659 (2)

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に一半導体 基板上に異なるゲート酸化膜厚の絶縁ゲート型ト ランジスタが併設される半導体装置の製造方法に 関する。

近時、半導体ICの機能が拡大するに伴って、 論理回路やメモリ等に用いられ、高速化のために ゲート酸化膜を環く形成した通常の耐圧を有する 絶縁ゲート型トランジスタ(MOSトランジスタ)と、例えば周辺回路等に用いられ高耐圧化化 タ)と、例えば周辺回路等に用いられ高耐圧化と ランジスタとが、一半導体基板上に併設されることが多くなってきたが、かかる半導体ICには製 造方法に起因してフィールド反転による素子間 リークの問題があり改善が望まれている。

〔従来の技術〕

上記例えば 600~1000 A 程度の厚いゲート酸化 膜厚を有するMOSトランジスタ Ta と、200 ~ 300 A 程度の通常のゲート酸化膜厚を有するMO

及び下敷き酸化膜53を除去し、それら総てのトランジスタ形成領域52x、52mx、52mx等にSi基板51面を表出させる。

第 3 図(c)参照

次いで、熟酸化により上記総でのトランジスタ 形成領域52 、52 m、52 m 等上に、高耐旺トラン ジスタ等において要求される例えば 600~1000人 程度の厚いゲート酸化膜56を形成する。

第3図(0)参照

次いでこの基板上に、高耐圧MOSトランジスタ等が配設される厚いゲート酸化膜56が必要なトランジスタ形成領域52。上を覆い、且つ通常耐圧のMOSトランジスタが形成される薄いゲート酸化膜が必要なトランジスタ形成領域52。、52。等が配設されている領域上を表出する開孔57を有するレジスト膜58を形成し、次いでこのレジスト膜58の開孔57を介し、ウェットエッチング或いはドライエッチングによって通常耐圧のMOSトランジスタが形成されるトランジスタ形成領域52。、52。2等に形成されている厚いゲート酸化膜56を選

Sトランジスタ Tax、 Taxとが一半導体基板上に 形成されるMOSICの従来の製造方法において ゲート酸化膜形成までの工程は、以下に第3図(a) ~(e)に示す工程断面図を参照して説明する方法が 用いられていた。

第3図(a)参照

即ち従来の方法においては、先ず、シリコン(Si)基版51の上記厚いゲート酸化膜を有するトランジスタ Tanの形成領域52。及び上記簿いゲート酸化膜を有するトランジスタ Tan、 Tanの形成領域52an、52an等上に、選択的に、厚さ 200~300人程度の下敷き酸化膜53を介し耐酸化膜である厚さ1000~2000人程度の窒化シリコン(SinNa) 膜パターン54a、54an、54anを形成し通常通り選択酸化によって前記トランジスタ形成領域52a、52an、52an等を画定する厚さ5000~8000人程度のフィールド酸化膜55を形成する。

第3図(6)参照

次いで総てのトランジスタ形成領域524、52**、 52**等上から81*N4 膜パターン54*、54**、54**

択的に除去し、これら領域のSi基板51面を衷出さ

第3図(e)参照

次いで、レジスト膜58を除去した後、熱酸化を行って、上記トランジスタ形成領域52mi、52mi等に表出しているSi基板51面に通常耐圧のMOSトランジスタに要求される例えば 200~300 人程度の薄いゲート酸化膜59mi、59mi等を形成する方法であった。

(発明が解決しようとする課題)

しかし上記従来の方法によると、第3図(IIに示されるように、通常耐圧のMOSトランジスタが 形成されるトランジスタ形成領域52 mi、52 mz等上 の厚いゲート酸化膜56をエッチング除去する際に オーバエッチングがかけられるために、フィール ド酸化膜55におけるレジスト膜58の開孔57内に 要 出している領域が鎮線で示すように厚いゲート酸 化膜56の厚さに相当する分以上薄くなり(555 t は 薄くなった領域、60は厚さの目滅り部)、且つ第

特開平2-271659 (3)

3 図(e)に示すように、次の工程で薄いゲート酸化膜59±1、59±2等を形成する際にも上記フィールド酸化膜55、55t 部における厚みの増量は極めて少ない。そのために、フィールド酸化膜55の薄くなった領域55t 上に配線が形成された際には、第4 図に示す寄生MOSの模式側断面図のように、

第1のMOSトランジスタ Talのドレイン領域 DiとSi基板51と第2のMOSトランジスタ Talのソース領域Siと薄くなったフィールド酸化膜55tと上記配線しとによって構成される寄生MOSトランジスタ (MOSp.) がオンし易くなり、そのために Talのドレイン領域Diと Talのソース領域Siとの間、即ち素子(Tal、 Tal) 間に電流リークC が生じて1Cの性能や信頼性が損なわれるという問題があった。

そこで本発明は、一半導体基板上の複数の素子 形成領域上に、異なる厚さのゲート酸化膜を、素 子間を分離するフィールド酸化膜厚の減少を伴わ すに形成する方法の提供を目的とする。

従って素子間を分離するフィールド酸化膜がエッチングによって薄められることがないので、このフィールド酸化膜をゲート酸化膜として素子間に形成される寄生MOSトランジスタの閾値が低下することがなくなり、素子間リーク電流の発生が防止されて素子間分離が完全になる。

(実施例)

以下本発明を、図を参照し、実施例により具体的に説明する。

第1図(a)~(8)は本発明の方法の一実施例の工程 断面図、第2図は同一実施例の変形例を示す工程 断面図である。

第1図(a)参照

本発明の方法により、例えば 600~1000 人程度の厚いゲート酸化膜厚を有する例えば高耐圧のMOSトランジスタ Ta と、200 ~300 人程度の通常のゲート酸化膜厚を有する論理用のMOSトランジスタ Ta:、 Ta:2が一半導体基板上に併設されるMOSICを形成するに際しては、先ず従来同

[課題を解決するための手段]

上記課題は、ゲート酸化膜の膜厚の異なる複数 の絶縁ゲート型トランジスタが一半導体基板上に 併設される半導体装置の製造方法において、

半導体基板上に複数の耐酸化膜パターンを設け 該耐酸化膜パターンをマスクにして選択酸化によ り 該複数のトランジスタ形成領域を画定するフィールド酸化膜を形成する工程、

該耐酸化膜を、ゲート酸化膜がより厚く形成されるトランジスタ形成領域上部のものから順次除去してその都度熱酸化を行い、順次薄い膜厚のゲート酸化膜を有する複数のトランジスタ形成領域を形成する工程を有する本発明による半導体装置の製造方法によって解決される。

(作用)

即ち本発明の方法においては、一半導体基板上 の複数の素子形成領域に異なる厚さのゲート酸化 膜を形成する際に、一部のゲート酸化膜を除去す るための酸化膜のエッチング工程を含まない。

機の方法により、例えば p 型Si 基板 1 の上記高耐圧のMOSトランジスタ 1。及び論理用のMOSトランジスタ 1。及び論理用のMOSとランジスタ 1。及び論理用のMOSとまたにストレス緩和用の厚さ 200人程度の下數 き酸化膜 3 下部に有する厚さ1000~2000人程度のSi a N。膜パターン4 A。 4 m a a a a a を形成し、別の選択酸化手段により表出する基板 1 面に、知の選択酸化手段により表出する基板 1 面に、上記トランジスタ形成領域 2 A、 2 m a 2 m a をを直する厚さ5000~8000人程度の素子間分離用のフィールド酸化膜 5 を形成する。

第1図(b)参照

次いで上記基板上に、厚いゲート酸化膜を形成 しようとする高耐圧のMOSトランジスタ Ta 形 成領域2 a 上のSi a Na 膜パターン4 a の配設領域 のみを選択的に表出する開孔 6 を有するレジスト 膜7を形成する。

第1図(c)参照

そして、上記レジスト膜7をマスクにし、周知の溝酸ポイル法等により表出するSiaNa 膜パターン4a を選択的にエッチング除去し、次いで弗酸

持開平2-271659 (4)

系の液で軽くウォッシュアウトしてSiaN。膜バターン4。の下部の下敷き用酸化膜3を除去し、該領域にSi基板1面を衷出せしめる。なお、上記ウォッシュアウトによるフィールド酸化膜5の目滅り量は300人程度で殆ど無視できる量である。

第1図(0)参照

次いで、レジスト膜7を除去した後、論理用MOSトランジスタ Tan、Tanの形成領域2 an、 2 an上に残留しているSin N。膜パターン 4 an、 4 anをマスクにして通常の熱酸化法により高耐圧 MOSトランジスタ Ta 形成領域2 a 面に選択的に最終膜厚より 100~200 人程度厚い例えば 800~1000人程度の厚い第 1 のゲート酸化膜 8 を形成する。

第1図(e)参照

次いで、周知の燐酸ポイル法により論理用MO Sトランジスタ Tai、 Taiの形成領域 2 ai、 2 ai 上のSiaNa 膜パターン 4 ai、 4 aiを除去し、次い で弗酸系の液によるウォッシュアウト処理により SiaNa 膜パターン 4 ai、 4 ai下部の下敷き酸化膜

てn・型ソース領域11 a 11 m、 11 m及びn・型ドレイン領域12 a、 12 m、12 mを形成し、この基板上に燐珪酸ガラス(PSG) 等の層間絶縁膜13を形成し、各ソース及びドレイン領域11 a 11 m、11 m に、12 a、 12 m にを表出するコンタクト窓を形成し、各コンタクト窓上にトランジスタ相互間を接続し回路を構成するソース配線14 a、14 m に 14 m 及びドレイン配線15 a、15 m に 15 m に 15 m を形成して本発明の方法によるMOSICが完成する。

第2図は、上記実施例において 『mi、 『miの形成域2 m 、 2 m, 2 mi上の下数き酸化酸 3 をウォッシュアウトする際に、厚い第1のゲート酸化酸 8 及び高電圧配線が数設される周辺部のフィールド酸化膜 5 の腰厚の目波りを回避するために、それらの領域上をレジスト限15で覆って上記ウォッシュアウトを行う変形例を示したものである。なお、この場合は、厚い第1のゲート酸化膜8 を上記ウォッシュアウトの際の目波り分を考慮して厚く形成しておく必要がない。

以上実施例に示したように、本発明の方法によ

3 を除去し、これらの領域にSi 基板 1 面を表出せ しめる。なお、上記ウォッシュアウトによりフィールド酸化膜 5 は 200~300 人程度目波りする が殆ど影響はない。また T。形成領域 2。の厚い 第 1 のゲート酸化膜 8 は 200~300 人程度目波り して最終厚さより 100人程度薄くなる。

第1図(f)参照

次いで、通常の熱酸化を施し、論理用MOSトランジスタ Tall、 Tallの形成領域 2 all、 2 allに表出しているSi 基板 1 面に厚さ 200~300 人程度の違い第2のゲート酸化膜 9 を形成する。なお、この際に厚い第1のゲート酸化膜 8 の膜厚は 100人程度増して所定の最終膜厚 600~1000人程度になる

第1図図参照

以後通常の方法によりトランジスタ Ta、 Tai、Tai、Taiの形成領域 2 a、 2 ai、 2 ai上に例えばポリSiよりなるゲート電極10 a、 10 ai、 10 aiを形成し、各々の領域 2 a、 2 ai、 2 aiにゲート電極10 a 10 ai、 10 aiをそれぞれマスクにして不純物を導入し

れば、厚いゲート酸化膜のエッチング除去工程を含まずに、厚いゲート酸化膜8を有するトランジスタ形成領域2。と薄いゲート酸化膜9を有するトランジスタ形成領域2。、2。ことを同一Si基板上に形成することができる。

従って、ゲート酸化膜形成に際してフィールド酸化膜の膜厚が大幅に減少するすることがなくなるので、配線下部領域に形成される寄生MOSトランジスタがオンすることがなくなり、素子間の電流リークの発生がなくなる。

(発明の効果)

以上説明のように本発明によれば、厚いケート酸化膜厚を有する例えば高耐圧のMOSトランジスタと通常のケート酸化膜厚を有する論理用のMOSトランジスタ等、ゲート酸化膜厚の異なるMOSトランジスタが一半導体基板上に併設されるMOSICの製造工程において、フィールド酸化膜の膜厚が大幅に減少することが防止される。

従って、本発明によれば上記MOSICにおけ

特開平2-271659 (5)

る寄生MOS効果による素子間リークが減少し、 その性能及び信頼性が向上する。

4. 図面の簡単な説明

第1図(a)~(g)は本発明の方法の一実施例の工程 断面図、

第2図は周実施例の変形例の模式断面図、 第3図(a)~(e)は従来方法の工程断面図、

第4図は寄生MOSの模式側断面図である。

図において、

1はp型Si基板、

2Aは Ta 形成領域、

28. は Ta. 形成領域、

28. は Ta:形成領域、

3は下敷き酸化膜、

4A、4B: 4B: はSi:N. 膜パターン、

5 はフィールド酸化膜、

6は開孔、・

7、16はレジスト膜、

8は厚い第1のゲート酸化膜、

9 は薄い第2のゲート酸化膜、

104 、108: 108: はゲート電極、

11A、11B, 11B, はn・型ソース領域、

12A、12B, 12B, はn·型ドレイン領域、

13は層間絶級膜、


14A 、14B, 14B, はソース配線、


154 、158, 158. はドレイン配線、

T。高耐圧MOSトランジスタ、

Tai、 Taiは通常耐圧のMOSトランジスタ を示す。


代理人 弁理士 井桁真一色拼建





本発明の方法の一実施例の変形例の模式断面図 第 2 図

特開平2-271659(6)



TB1 TB2 555 55 55 55 55 55 55 51 第生MOSの根式御所面図 第 4 図

BEST AVAILABLE COPY